Ayar Labs與Alchip推出光學(xué)I/O參考設(shè)計

  ICC訊  （作者：Sally Ward-Foxton）定制ASIC設(shè)計公司Alchip與光學(xué)I/O技術(shù)公司Ayar Labs近日共同發(fā)布了一款面向AI加速芯片的參考設(shè)計平臺。該平臺基于臺積電的COUPE（緊湊型通用光子引擎）技術(shù)，集成了多個光學(xué)芯片間互聯(lián)引擎，為高帶寬AI系統(tǒng)提供可落地的集成方案。

  Ayar Labs首席技術(shù)官Vladimir Stojanovic向《EE Times》解釋，推出參考設(shè)計平臺的必要性在于現(xiàn)代AI芯片的復(fù)雜度極高：單個插槽內(nèi)可能包含中介層、高帶寬內(nèi)存（HBM）、3D堆疊計算芯片、SRAM芯粒、無源組件、有機基板及光學(xué)引擎等多種部件。"需要有人將這些組件整合起來，"Stojanovic表示，"通過與臺積電和Alchip的合作，我們能將光學(xué)引擎直接嵌入AI芯片插槽。這種生態(tài)合作極具價值，是構(gòu)建能滿足大規(guī)模部署需求AI芯片的唯一途徑。"

  通常情況下，臺積電負責芯粒制造并將其組裝于中介層上，但芯片廠商或ASIC服務(wù)商仍需設(shè)計包含光學(xué)I/O引擎的有機基板，并完成最終封裝。Stojanovic指出，參考設(shè)計的意義在于幫助合作伙伴"突破"此類系統(tǒng)的制造方法，展示光學(xué)引擎的技術(shù)潛力。

臺積電COUPE技術(shù)實現(xiàn)光學(xué)與電子芯粒的模塊化組裝（來源：Ayar Labs）

  該參考設(shè)計展示了一個集成方案：兩個接近光罩尺寸的計算芯片與HBM及其他芯粒協(xié)同工作，搭配八個基于Ayar Labs TeraPHY芯粒的光學(xué)I/O引擎。Stojanovic透露，此設(shè)計可使單個系統(tǒng)級封裝實現(xiàn)200-250 Tb/s的雙向帶寬，較當前主流大型GPU封裝提升超過一個數(shù)量級。他補充說，這不僅支持橫向擴展，更因帶寬接近HBM水平，能實現(xiàn)有實際意義的內(nèi)存擴展。

  光學(xué)引擎的技術(shù)架構(gòu)

  Ayar Labs的光學(xué)引擎核心是其TeraPHY光子集成電路芯粒，通過臺積電COUPE技術(shù)額外集成兩層電子芯粒。頂部的兩層電子芯粒采用SoIC工藝組裝，該工藝能以極低電容實現(xiàn)芯粒間高密度連接，確保能效。Stojanovic表示，該技術(shù)未來至少十年內(nèi)可兼容并擴展至UCIe-A及以上標準。

Ayar Labs與Alchip的參考設(shè)計平臺支持定制，主要面向大型AI推理芯片（來源：Ayar Labs）

  封裝外部的連接通過可插拔接口實現(xiàn)。"客戶需要認證能夠制造該可插拔接口、并在光學(xué)引擎頂部完成組裝的公司，但光學(xué)引擎下方也有大量組件，"Stojanovic說，"晶圓出廠后，如何準備、切割、倒裝焊至封裝內(nèi)……融入針對此形態(tài)因子量身定制的大規(guī)模制造生態(tài)系統(tǒng)至關(guān)重要。"

  盡管其他形態(tài)因子理論上可行，但Stojanovic認為其量產(chǎn)之路"漫長而曲折"。"因此我們聚焦于芯粒技術(shù)，使其適配我們大規(guī)模制造合作伙伴的組裝與封裝路線圖，同時確保芯粒性能足以推動AI規(guī)?；耐黄疲?他解釋道，"我們相信此帶寬水平將滿足未來AI系統(tǒng)的需求。"

  Ayar Labs提供已知合格的光學(xué)引擎。參考設(shè)計平臺包含測試程序，可用于評估組裝質(zhì)量及模塊控制固件，簡化封裝集成流程。"客戶需要支持以理解可靠性認證與測試流程，我們與Alchip緊密合作，為客戶提供完整的解決方案包，"Stojanovic強調(diào)。

  Alchip將根據(jù)客戶需求對參考設(shè)計進行定制，調(diào)整維度包括光學(xué)引擎數(shù)量、通信協(xié)議、ASIC設(shè)計與尺寸等。"我們對此形態(tài)因子感到興奮，因為目前全球尚無多芯片封裝能具備此類帶寬潛力與輻射狀連接能力，這對AI應(yīng)用至關(guān)重要，"Stojanovic表示，"橫向擴展架構(gòu)需要單個封裝提供巨大連接性，以扁平化網(wǎng)絡(luò)結(jié)構(gòu)并滿足推理所需的低延遲。"

  Stojanovic認為，此類參考設(shè)計可能是推動光學(xué)I/O技術(shù)廣泛采用的最后一塊拼圖，能夠激活必要的生態(tài)系統(tǒng)。"行業(yè)設(shè)計周期存在先有雞還是先有蛋的問題，"他分析道，"若我想采用下一代CMOS工藝，會先向晶圓廠索取可用的IP模塊列表，再咨詢ASIC服務(wù)商他們熟悉哪些芯片集成與封裝方案，之后才開始系統(tǒng)架構(gòu)設(shè)計。因此，除非生態(tài)伙伴已證明這些組件可集成，否則會拖慢整個創(chuàng)新周期。我們正試圖打破這一僵局，讓架構(gòu)師能在工作負載層面看到光學(xué)I/O的價值。"

  關(guān)于作者

  Sally Ward-Foxton為EETimes.com和《EETimes Europe》雜志報道人工智能領(lǐng)域。過去18年，她在倫敦從事電子行業(yè)報道，作品曾發(fā)表于《Electronic Design》《ECN》《Electronic Specifier: Design》《Components in Electronics》等多家媒體。她擁有劍橋大學(xué)電氣與電子工程碩士學(xué)位。

  原文：Ayar Labs and Alchip Unveil Optical I/O Reference Design - EE Times - https://www.eetimes.com/ayar-labs-and-alchip-unveil-optical-i-o-reference-design/